CLIPPEDIMAGE= JP02000137060A

PAT-NO: JP02000137060A

DOCUMENT-IDENTIFIER: JP 2000137060 A TITLE: GATE ARRAY TESTING METHOD

PUBN-DATE: May 16, 2000

INVENTOR-INFORMATION:

NAME COUNTRY FUNAKI, MASANORI N/A NAKANISHI, SATORU

MONJUJI, HIROAKI N/A

N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY VICTOR CO OF JAPAN LTD N/A

APPL-NO: JP10326005

APPL-DATE: October 30, 1998

INT-CL (IPC): G01R031/317; G01R031/26; G01R031/28;

H01L021/82 ; H01L027/118

ABSTRACT:

PROBLEM TO BE SOLVED: To test reliability for a gate array using many transistors as much as possible, pursuant to a method close to an LSI operation.

SOLUTION: A large scale ring oscillator 2 is formed on a gate array master chip
1 using a large majority of transistors out of all the transistors in a gate
array, and the ring oscillator 2 is self-oscillated to detect its generated
frequency. Metal layers 3, 4 for constituting the large scale ring oscillator
2 are wired to be near to the gate array, and the gate array master chip 1 is
set in a package of the gate array to be tested.

07/10/2002, EAST Version: 1.03.0002

COPYRIGHT: (C) 2000, JPO

07/10/2002, EAST Version: 1.03.0002

## (19)日本国特許庁 (JP)

# (12)公開特許公報(A)

(11)特許出願公開番号 特開2000-137060 (P2000-137060A)

(43)公開日 平成12年5月16日(2000.5.16)


(51) Int.Cl.'	識別記号	FI	デーマコート (参考)
G01R 31/31	7 .	G01R 31/28	A 2G003
31/26	•	31/26	G 2G032
31/28	l	31/28	V 5F064
HO1L 21/82	;	HO1L 21/82	T
27/118	8		M
		龍 农福未 农福查客	求項の数5 FD (全 5 頁)
(21)出顧器号 特顏平10-326005		(71)出顧人 000004329	
		日本ピクタ	<b>一株式会社</b>
(22) 出觸日	平成10年10月30日(1998.10.30)	神糸川県横	妖市神奈川区守屋町3丁目12番
		地	
		(72) 発明者 舟木 正紀	
		神奈川県横	浜市神奈川区守屋町3丁目12番
		地 日本ビ	クター株式会社内
	÷	(72) 発明者 中西 兌	
		神奈川県横	浜市神奈川区守屋町3丁目12番
		地 日本ビ	クター株式会社内
		(74)代理人 100093067	
	•	· 弁理士 二	瓶 正敬
	•		最終質に続く

## (54)【発明の名称】 ゲートアレイ試験方法

## (57)【要約】

【課題】 LSI動作に近い方法で、できるだけ多くのトランジスタを使用してゲートアレイの信頼性を試験する。

【解決手段】 ゲートアレイマスタチップ1上にゲートアレイの全てのトランジスタの大多数を使って大規模リングオシレータ2を形成し、大規模リングオシレータ2を自己発振させて、その発振周波数を検出する。また、大規模リングオシレータ2を構成するメタル層3、4をゲートアレイと近くなるように配線し、また、ゲートアレイマスタチップ1をゲートアレイのパッケージ5にセットして試験を行う。



07/10/2002, EAST Version: 1.03.0002

## 【持許請求の範囲】

【請求項1】 ゲートアレイのマスタチップ上に、前記 ゲートアレイの全てのトランジスタの大多数を使ってリ ングオシレータを形成するステップと、

前記リングオシレータを自己発振させて、その発振周波 数を検出するステップとを、

有するゲートアレイ試験方法。

【請求項2】 前記リングオシレータは、前記ゲートア レイ上の全てのトランジスタの90%以上により構成さ 試験方法.

【請求項3】 大規模の前記リングオシレータを構成す るメタル層は、前記ゲートアレイの配線と略同等になる ように配線されていることを特徴とする請求項1又は2 記載のゲートアレイ試験方法。

【請求項4】 前記マスタチップを前記ゲートアレイの パッケージにセットして試験を行うことを特徴とする請 求項1ないし3のいずれか1つに記載のゲートアレイ試 験方法。

するように一定電圧の電力を供給し、その消費電流を検 出することを特徴とする請求項1ないし4のいずれか1 つに記載のゲートアレイ試験方法、

## 【発明の詳細な説明】

100011

【発明の属する技術分野】本発明は、ゲートアレイの信 類性を試験するためのゲートアレイ試験方法に関する。 [0002]

【従来の技術】LS1の信頼性を保証することは重要な ば高温で通電する方法や、クロックを与える交流動作試 験や、通常用いる電圧より高い電圧を印加する方法や、 特開平8-293532号公報や信学技法TECHNICAL RE PORT OF IEICE. R96-24(1996-11) 「リングオシレータを 用いたACホットキャリア寿命の検討」などが知られて いる。

#### [0003]

【発明が解決しようとする課題】このような中で、ゲー トアレイと呼ばれる種類のLSIの信頼性試験を行う場 問題がある。すなわち、カスタムLSIやスタンダード LSIではチップ上のトランジスタには無駄がなく、全 てのトランジスタが使用される。これに対して、ゲート アレイは規格化された単位セル (基本セル) を一面に敷 き詰めたマスタチップをあらかじめ作成し、配線のみを、 変更することにより特定の機能を実現するので、どのト ランジスタが実際に使用されるかわからず、このためゲ ートアレイの信頼性を保証するには全てのトランジスタ の信頼性を検討しなければならない。しかしながら、ト ランジスタの数が膨大であるので全てのトランジスタを50 スタチップ 1を示し、ゲートアレイマスタチップ 1 には

チェックすることは困難である。

【0004】そこで通常は、幾つかの代表的なトランジ スタを選択して信頼性を試験し、そのトランジスタの信 領性が確保されれば、残りは規格化された同じトランジ スタであるという理由により信頼性が確保されているも のと判断する方法が採用されている。この方法としては 具体的には、例えば最も信頼性が厳しいバイアスにトラ ンジスタを固定して電流を流し続ける方法や、小規模な リングオシレータを作って交流動作を調べる方法が知ら れていることを特徴とする請求項1記載のゲートアレイ 10 れている。しかしながら、このようなトランジスタは通 常、マスタスライスのトランジスタではなく、別にモニ タとして製造したものを使用するので、被試験LSIを 直接使用する場合より試験精度は落ちる。

【0005】他の方法として、実際に何らかのLSIを ゲートアレイで製造し、他のLSIと同様な試験を行っ で信頼性を判断する方法が知られている。しかしなが ら、この方法では、ゲートアレイLSIのチップ上に形 成されたトランジスタの内、ごく一部しか用いないの で、ゲートアレイしSIのある機種の信頼性が確保され 【請求項5】 前記リングオシレータに対して自己発振 20 ていることを確認したとしても、使用されるトランジス タが異なる他の機種の信頼性が確保されたことにはなら ないという問題点がある.

> 【0006】本発明は上記従来例の問題点に鑑み、LS I動作に近い方法で、できるだけ多くのトランジスタを 使用してゲートアレイの信頼性を試験することができる ゲートアレイ試験方法を提供することを目的とする。 [0007]

【課題を解決するための手段】本発明は上記目的を達成 ・するために、配線が行われる前のゲートアレイのマスタ 課題であり、各種の手法や装置が開発されている。例え 30 チップ上にゲートアレイの全てのトランジスタの大多数 を使ってリングオシレータを形成するようにしたもので ある。すなわち本発明によれば、ゲートアレイのマスタ チップ上に、前記ゲートアレイの全てのトランジスタの 大多数を使ってリングオシレータを形成するステップ と、前記リングオシレータを自己発振させて、その発振 周波数を検出するステップとを、有するゲートアレイ試 験方法が提供される。

## [8000]

【発明の実施の形態】以下、図面を参照して本発明の実 合、カスタムしSIやスタンダードセルしSIにはない 40 施の形態を説明する。図1は本発明に係るゲートアレイ 試験方法の一実施形態に使用されるゲートアレイマスタ チップを示す構成図、図2は図1のリングオシレータの 配線構造を示す側面断面図、図3は図1のゲートアレイ マスタチップが収容されるパッケージを示す説明図、図 4は本発明に係るゲートアレイ試験装置を示す構成図、 図5は図1のゲートアレイマスタチップの発振周波数の 経時変化を示すグラフ、図6は図1のゲートアレイマス タチップの消費電流の経時変化を示すグラフである。 【0009】図1は配線が行われる前のゲートアレイマ

一例として、150100個のゲートが形成されてい る。そして、このマスタスライスのゲートアレイマスタ チップ1の上に3つのNAND型リングオシレータ2が 形成され、このリングオシレータ2の各々には自己発振 可能な奇数段として50001段のNANDゲートが形 成されている。したがって、このリングオシレータ2の トランジスタ数はゲートアレイマスタチップ1上のほぼ 全て(99.9%以上)となる。

【0010】なお、全てのゲートにより1つのリングオ シレータ2を形成しない理由は、本実施形態の試験対象 10 が15万ゲート程度のゲートアレイのうち5万個程度使 用しているので、実際のLSIと同じ規模にするためで ある。本発明によれば、少なくとも1000段以上の複 数の大規模リングオシレータが形成されたゲートアレイ に適用することができる。この場合、リングオシレータ の段数は実際のゲートアレイに近いトランジスタ数で構 成することが望ましく、また、ゲートアレイマスタチッ プ1全体の90%以上のトランジスタ数を使用すること が望ましい。

【0011】また、ゲートアレイマスタチップ1には所 20 望のゲートアレイとして製造されるまでの段階として、 全く配線が行われないのではなく、実際のゲートアレイ と近い条件にするために、図2に示すようにNANDゲ ートを構成する複数のメタル層(図の第1、第2メタル 層3、4)が接続されている。

【0012】さらに、このゲートアレイマスタチップ1 は実際の製品に近くなるように、図3に示すようにパッ ケージ5内にダイボンディング、ワイヤボンディングさ れて封止される。そして、パッケージ5内に封止された 槽6内にセットされて、リングオシレータ2の各々が自 己発振するように電源装置7及び制御装置8により一定 電圧の電力が供給される。また、電源装置7及び制御装 置8により供給電力の消費電流が検出されるとともに、 リングオシレータ 2の発振周波数が測定装置(周波数カ ウンタ) 9により検出される。この試験方法としては、 例えば電子デバイス用の信頼性試験規格である「MIL

STD 883C」に基づいて120°Cの環境下で 6 Vの電圧が印加される。これによりリングオシレータ 2が外部からクロックを印加されることなく自己発振す 40 7 電源装置 るので、発振周波数の劣化と消費電流の増加を検出する ことができる.

【0013】図5は10個のゲートアレイマスタチップ

1 (=30個のリングオシレータ2)を用いて、200 0時間を経過中の発振周波数変化であって、 印が平均 値を示し、□印が最小値を示し、△印(図では黒色の △) が最大値を示している。図5に示すように2000 H後平均では2、87%劣化し、劣化の最大値では3. 7%劣化した、したがって、発掘周波数の劣化率の許容 度が5%の場合、この方法によりゲートアレイマスタチ ップ1の信頼性を試験することができ、ひいてはゲート アレイ自体の信頼性を試験することができる。また、図 6は電源装置7及び制御装置8により検出された消費電 流の経時変化を示している。

#### [0014]

【発明の効果】以上説明したように本発明によれば、配 縁が行われる前のゲートアレイのマスタチップ上に、前 記ゲートアレイの全てのトランジスタの大多数を使って リングオシレータを形成して試験を行うようにしたの で、LSI動作に近い方法で、できるだけ多くのトラン ジスタを使用してゲートアレイの信頼性を試験すること ができる。

#### 【図面の簡単な説明】

【図1】本発明に係るゲートアレイ試験方法の一実施形 態に使用されるゲートアレイマスタチップを示す構成図 である。

【図2】図1のリングオシレータの配線構造を示す側面 断面図である。

【図3】図1のゲートアレイマスタチップが収容される パッケージを示す説明図である.


【図4】本発明に係るゲートアレイ試験装置を示す構成 図である。


ゲートアレイマスタチップ1は、図4に示すように恒温 30 【図5】図1のゲートアレイマスタチップの発振周波数 の経時変化を示すグラフである.

> 【図6】図1のゲートアレイマスタチップの消費電流の 経時変化を示すグラフである.


#### 【符号の説明】

- 1 ゲートアレイマスタチップ
- 2 リングオシレータ
- 3,4 メタル層
- 5 パッケージ
- 6 恒温槽
- - 8 制御装置
  - 9 測定装置(周波数カウンタ)









フロントページの続き

(72)発明者 文珠寺 弘明 神奈川県横浜市神奈川区守屋町3丁目12番 地 日本ビクター株式会社内 F ターム(参考) 2G003 AA07 AB00 AB02 AD02 AH05 AH10 2G032 AA02 AB03 AD04 AE14 5F064 AA03 BB31 CC09 EE22